Einzelne 400-Millionen-Dollar-Lithografie-Maschine erhält neue Bestellungen: Samsung und TSMC ändern ihre Haltung, die drei großen Chiphersteller umarmen vollständig die fortschrittlichste High NA EUV von ASML

Das APP von Zhihui Finance stellt fest, dass ASML (ASML.US) die Zusage von führenden Chipherstellern erhalten hat, seine neueste Halbleiterproduktionsausrüstung zu verwenden. Dies markiert zugleich einen Schritt zu einer umfassenderen Kooperationsvereinbarung, um die stark steigende Nachfrage nach leistungsstärkeren KI-Technologien zu erfüllen.

Samsung Electronics und TSMC planen, die High Numerical Aperture Extreme Ultraviolet (High NA EUV) Lithografiegeräte von ASML ab 2028 bzw. 2030 zur Massenproduktion einzusetzen und sich damit Intel anzuschließen, die diese Maschinen mit einem Einzelpreis von bis zu 400 Millionen US-Dollar verwenden. Samsung ist ein führender Hersteller von Speicherchips, während TSMC ein Branchenführer bei der Produktion maßgeschneiderter Chips für Unternehmen wie Nvidia und Apple ist.

Diese vier Unternehmen haben außerdem eine tiefgreifende, aber entscheidende Vereinbarung über das technische Format von Photomasken (auch Maske genannt), einem Kernelement der Halbleiterproduktion, getroffen. Angesichts des branchenweiten Wettlaufs, mit der explodierenden KI-Nachfrage Schritt zu halten, plant das Bündnis, vom derzeitigen Standard der 6-Zoll-Photomasken auf die 12-Zoll-Version umzusteigen, um die Produktivität zu steigern und Kosten zu senken. Photomasken ähneln Holzschnittplatten zum wiederholten Drucken identischer Muster, wobei der Unterschied darin besteht, dass sie mit Licht auf Siliziumwafern gedruckt werden.

Obwohl der Wechsel zu größeren Masken lange als sowohl komplex als auch teuer galt, eröffnet diese koordinierte Initiative der Chipproduktion potenziell enorme Vorteile. ASMLs Chief Technology Officer, Marko Peters, erklärte, dass diese neue Technologie die Durchsatzrate der High NA Maschinen um 40 % erhöhen und gleichzeitig den Designprozess vereinfachen kann.

Peters äußerte im Interview: „Das ist eine riesige Chance und bedeutet natürlich einen Sprung in der Produktivität.“

ASML ist das weltweit einzige Unternehmen, das EUV-Lithografieanlagen herstellen kann; diese Maschinen sind unerlässlich für die Herstellung der fortschrittlichsten KI-Beschleuniger und ähnlicher Chips weltweit. Das Unternehmen brachte 2019 Low Numerical Aperture (Low NA) EUV auf den Markt und arbeitet seitdem mit Kunden zusammen, um die Einführung der fortschrittlicheren High NA Maschinen voranzutreiben.

TSMCs Fabriken fertigen Chips für Kunden von Nvidia, AMD bis Qualcomm und das Unternehmen war bislang bei der Nutzung teurerer Geräte vorsichtig, da der Produktivitätsgewinn nicht dem Kostenaufwand entsprach.

Laut einer am Dienstag veröffentlichten Erklärung plant TSMC nun, ab 2030 High NA Systeme zu nutzen, die auf der existierenden 6-Zoll-Photomaske basieren. Ziel beider Unternehmen ist es, bis 2031 eine Testlinie für die Produktion von 12-Zoll-Photomasken aufzubauen, als einen Schritt zur Integration dieser Technologie mit High NA Werkzeugen bis 2033.

TSMCs CEO C. C. Wei sagte in der Mitteilung: „TSMC glaubt stets an die Kraft der Zusammenarbeit, um technische Barrieren zu überwinden, bevor sie zu wirtschaftlichen Barrieren für die Halbleiterindustrie werden.“

Samsung, das ebenfalls Logik-Chip-Fertigungsservices anbietet und einer der weltweit größten Speicherchiphersteller ist, plant, vor 2028 High NA Maschinen von ASML für Computer-Speicher einzusetzen. Das südkoreanische Unternehmen erklärte in einer weiteren separaten Stellungnahme, es werde „eng mit Partnern aus der Branche zusammenarbeiten, um die notwendige Maskentechnologie und unterstützende Infrastruktur zu entwickeln“.

Die durch die immense Nachfrage von KI-Datacenter-Betreibern verursachte weltweite Knappheit an Speicherchips treibt derzeit die Produktionskosten der gesamten Elektronikbranche in die Höhe.

Intel hat bereits High NA Maschinen erhalten, um von einer ausschließlichen Eigenproduktion zur Bereitstellung von Outsourcing-Fertigungsdiensten umzusteigen. Das Unternehmen erklärte, es könne potenziellen Kunden die Vorteile dieser Technologie bieten. Intel arbeitet seit drei Jahren daran, den Übergang zu größeren Photomasken zu fördern.

TSMCs erneute Akzeptanz der modernsten Chipfertigungswerkzeuge ist entscheidend für das Wachstum von ASML. Nach Zusammenstellung von Daten durch Bloomberg macht das taiwanische Unternehmen etwa 16 % vom Umsatz von ASML aus. Die wachsenden Zusagen von Samsung und Intel bedeuten, dass alle drei wichtigsten Kunden des niederländischen Unternehmens diesem Wandel beitreten.

ASMLs Peters erklärte: „Dies ist ein bedeutender Schritt für High NA auf dem Weg zur Massenfertigung. Es ist ein entscheidender Moment, in dem die Kunden die Vorteile dieser Systeme gegenüber Multi-Patterning-Strategien erkennen.“

Peters führte weiter aus, mit der Umstellung der Kunden auf die nächste Generation der Chipproduktion werde erwartet, dass die Anzahl der für High NA Technologie erforderlichen Schichten steigt, sodass „sie auch die Chance erkennen, die Maskengröße zu vergrößern“.

Die Lithografie ist der Prozess, bei dem mit Licht ein Muster in das auf den Siliziumwafern abgeschiedene Material eingraviert wird. Diese Muster werden anschließend mit anderen Materialien gefüllt und bilden die Transistoren und Verbindungen, die den Geräten unterschiedliche Funktionen verleihen (hauptsächlich Datenverarbeitung und -speicherung). Das Bestreben der Branche, diese Strukturelemente weiter zu verkleinern, zwingt die Gerätehersteller dazu, immer ungewöhnlichere Technologien zu erforschen. Die fortschrittlichsten Maschinen von ASML verwenden Extreme Ultraviolet als Lichtquelle, eine Lichtart, die auf der Erde nicht natürlich vorkommt.

Die begrenzende Wirkung der seit Jahrzehnten genutzten 6-Zoll-Photomaske zwingt eine Reihe von Kompromissen und Verzichtsentscheidungen und bremst die Fortschritte bei Kernkomponenten für KI-Datacenter-Computer. Da ein einzelner Chip nicht größer hergestellt werden kann, greifen die Unternehmen auf vertikale Stapelung und komplexe Interface-Layouts zurück, was die Komplexität und Kosten bei Herstellung und Einsatz der Chips erhöht.